

অধ্যায়-৫

লজিক গেইটসমূহের ইলেকট্রনিক বর্তনী


SOS

অতি সংক্ষিপ্ত প্রশ্নোত্তর :

*** ১। AND Gate এর Equivalent Circuit সমতুল্য বর্তনী অঙ্কন কর।

বাকাশিবো- ২০০৯'পরি, ১০'পরি, ১২'পরি, ১৮'পরি


উত্তর :



*** ২। তিন ইনপুট বিশিষ্ট AND Gate এর ইলেকট্রিক্যাল সমতুল্য বর্তনী অঙ্কন কর।

বাকাশিবো- ২০১২, ১৩, ১৫'পরি, ১৮

উত্তর : তিন ইনপুট বিশিষ্ট AND Gate এর ইলেকট্রিক্যাল সমতুল্য বর্তনী-



*** ৩। Totempole বলতে কী বুঝায়?

বাকাশিবো- ২০০৯, ১০, ১০'পরি, ১১, ১২'পরি, ১২, ১২'পরি, ১৩, ১৩'পরি, ১৫'পরি, ১৬, ১৬'পরি

উত্তর : যখন একটি Transistor এর Emitter অপর Transistor এর Collector প্রান্ত Series এ যুক্ত করে সংযোগস্থল থেকে Output গ্রহণ করা হয়, তাকে Totempole (টোটেমপোল) বলে।

**** ৪। বাফার রেজিস্টারের কাজ কী?**

বাকাশিবো- ২০১০'পর, ২০১৯

উত্তর : Buffer হলো RAM এর মধ্যে একটি জায়গা, যেখানে খুব অল্প সময়ের জন্য Data Store করা থাকে। এর কাজ হলো কোনো প্রয়োজনীয় Data নির্দিষ্ট সময়ের জন্য Store করা।

**** ৫। Tristate (ট্রাইস্টেট) বলতে কী বুঝায়?**

বাকাশিবো- ২০০৯, ১৩, ১৪'পর

উত্তর : Tri অর্থ তিন এবং State অর্থ অবস্থা। যে বাফারের সম্ভাব্য তিনটি Output থাকে, তাকে Tristate বা ট্রাইস্টেট বাফার বলে।

বিহ্নঃ বাফার : যে সার্কিটের Input ও আউটপুট একই থাকে, তাকে বাফার বলে।

***** ৬। ট্রাইস্টেট এর অবস্থাগুলো কী কী?**

বাকাশিবো- ১২, ১৩, ১৫'পর, ১৬, ১৮

উত্তর : ট্রাইস্টেট এর অবস্থা তিনটি। যথা :

- i. Logic 0 অবস্থা।
- ii. Logic 1 অবস্থা।
- iii. উচ্চ প্রতিরোধ অবস্থা।

***** ৭। ANDing বলতে কী বুঝায়?**

বাকাশিবো- ২০০৯, ১৫'পর, ১৬, ১৬'পর

উত্তর : Totempole Circuit এর আউটপুট Open Collector বর্তনীতে তার সংযুক্ত করে প্রয়োজনীয় Output পাওয়া যায়। ইহাকে ANDing বলে।


SOS**সংক্ষিপ্ত প্রশ্নোত্তর :**

**** ১। NOT Gate ও NAND Gate এর ইলেকট্রিক্যাল সমতুল্য সার্কিট অঙ্কন কর।**

বাকাশিবো- ২০১৬'পরি, ২৩


উত্তর :

Fundamental Logic Circuit



NOT Gate


Fundamental Logic Circuit



NAND Gate

***** ২। AND Gate এর Electronics Equivalent সার্কিট অপারেশন বর্ণনা কর।**

বাকাশিবো- ২০১১'পরি, ১২, ১৬


উত্তর :Electrical Circuit**বর্ণনা :**

- ১) যখন $A = 0$ এবং $B = 0$, তখন দুইটি Switch OFF সুতরাং বাতি জ্বলবে না।
- ২) যখন $A = 0$ এবং $B = 1$, তখন A সুইচ অফ থাকায় বাতি জ্বলবে না।
- ৩) যখন $A = 1$ এবং $B = 0$, তখন B সুইচ অফ থাকায় বাতি জ্বলবে না।
- ৪) যখন $A = 1$ এবং $B = 1$, তখন দুইটি সুইচ অন থাকায় বাতি জ্বলবে।

SOS**রচনামূলক প্রশ্নোত্তর :**

*** ১। **Standard Totempole Output NAND Gate Circuit** অঙ্কন করে **Operation** বর্ণনা কর।

বাকাশির্ষো- ২০১০, ১৩, ১৩'পরি, ১৫'পরি, ১৬, ১৯'পরি, ২৩

উত্তর :**TTL NAND Gate :****Operation:**

এখানে,

T_1 Transistor = Input Selection (A ও B হচ্ছে Input প্রান্ত)

T_3 Transistor = Output Selection (V_0 হতে Output পাব)


T_2 Transistor = Phase Splitter Section

R_b = Base প্রান্তের Resistor

R_c = Collector প্রান্তের Resistor

R_E = Emitter প্রান্তের Resistor

T_1 Transistor টিকে আমরা সহজভাবে অঙ্কন করলে নিচের মত করে লেখা যায়।

**Truth Table**

A	B	$Y = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

যখন A অথবা B প্রান্তে 0 Input দেওয়া হবে তখন A অথবা B প্রান্তে Forward Biasing পাবে। ফলে Diode গুলো শর্ট হয়ে যাবে।

যখন b_1 হতে b_2 তে যেতে চাইবে তখন Reversed Bias হবে এবং Open Circuit এর মতো কাজ করবে। ফলে T_2 তে কোনো Supply না পাওয়ায় এই Transistor Open Circuit এর মতো কাজ করবে এবং T_3 ও Open Circuit হবে। ফলে V_{cc} এর $+5V$ R_{C_3} Resistor হয়ে V_0 দিয়ে প্রবাহিত হবে।

যেহেতু ১ম তিন Combination (0 0, 01, 10) যেকোনো একটি মান 0 ফলে উপরের Operation অনুসারে V_0 তে Output পাওয়া যাবে।

1 1 Combination এর ক্ষেত্রে A ও B উভয়ের মান 1. সুতরাং A ও B প্রান্তে যাওয়ায় দুটি Diode ই Reversed Bias হবে।


ফলে V_{cc} Supply টি R_{b_1} হয়ে T_1 Transistor এ Forward Bias হবে এবং T_2 ও T_3 On State এ পাওয়া যাবে। এর ফলে T_3 Circuit সুইচ Ground এর মতো কাজ করবে এবং ফলে V_0 তে 0 Output পাওয়া যাবে।

*** ২। CMOS NOT, NAND ও NOR Gate এর বর্তনী
অঙ্কনপূর্বক কার্যপ্রণালী বর্ণনা কর।

বাকশিৰো- ২০১২, ১২'পরি, ১৩, ১৩'পরি, ১৫, ১৫'পরি, ১৬'পরি, ১৮

উত্তর :

CMOS NOT/Inverter Circuit :




Gate প্রান্তে আমরা Input প্রদান করবো

Input A	PMOS	NMOS	Output
0	ON	OFF	V_{DD} (1) [Short Circuit হওয়ায় (V_{DD}) এ যা দিব তাই পাব]
1	OFF	ON	GND (0) [Short Circuit হওয়ায় I/P এ যা দিব {GND (0)} O/P এ তাই পাব]

*** CMOS NAND Gate Circuit:**

বাকাশিবো- ২০২৩



Q_1 ও Q_2 Transistor অংশকে Pull Up Network বলে এবং Q_3 ও Q_4 Transistor অংশকে Pull Down Network বলে।


Input	PMOS	NMOS	Output
A B	Q_1 Q_2	Q_3 Q_4	
A B	ON ON	OFF OFF	$+V_{DD}(1)$ – Short Circuit
0 0	ON OFF	OFF ON	$+V_{DD}(1)$ – Short Circuit
1 0	OFF ON	ON OFF	$+V_{DD}(1)$ – Short Circuit
1 1	OFF OFF	ON ON	GND (0)

যা NAND Gate এর মতো কাজ করছে।

Truth Table

A	B	$Y = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0

* CMOS NOR Gate Circuit:



Input		PMOS		NMOS		Output
A	B	Q_1	Q_2	Q_3	Q_4	
0	0	ON	ON	OFF	OFF	$+V_{DD}(1)$
0	1	ON	OFF	OFF	ON	GND (0)
1	0	OFF	ON	ON	OFF	GND (0)
1	1	OFF	OFF	ON	ON	GND (0)

[বিঃ দ্রঃ এই প্রশ্ন আলাদা আলাদা ভাবে রচনামূলক বা সংক্ষিপ্ত আকারে আসার সম্ভাবনা সবচেয়ে বেশি]